讲座题目：数字集成电路可靠性的高层次评估方法研究进展 主讲人：江建慧 教授 主持人：曹桂涛 教授 开始时间：2019-07-17 08:40:00 结束时间：2019-07-17 09:15:00 讲座地址：数学馆201 主办单位：计算机科学与软件工程学院
报告人简介： 江建慧，博士，教授，博士生导师。现任同济大学软件学院副院长，兼任中国计算机学会容错计算专业委员会副主任、中国计量测试学会集成电路测试专业委员会副主任、上海市高等教育学会高校计算机专业委员会主任，《同济大学学报（自然科学版）》编委会委员等职。曾任同济大学计算机科学与技术系副主任、主任。长期从事容错计算、系统与网络安全（security）、测试与诊断等方向的理论研究和技术开发。完成了国家级、上海市和企业合作项目近40项。多项成果用于企业产品生产线、技术服务平台和工程项目。发表论文200多篇，SCI/EI收录100多篇，出版技术专著和教材各1部。获华为无线网络产品线“2015年价值合作成果奖”、上海市科技进步一等奖、上海市教学成果一等奖、宝钢教育基金优秀教师奖等。 报告内容： 随着信息技术的广泛应用，集成电路、计算机、网络和软件的可靠性变得越来越重要。近年来，由于超大规模集成（VLSI）电路密度的增大，器件尺寸的缩小，软差错对电路可靠性的影响越来越严重，为此，人们开展了对电路可靠性提升方法的研究，但主要针对电路产品的传统集成电路可靠性评估方法暴露出了种种问题，如可靠性寿命试验方法因要求的样本数太多而导致成本上升，基于现场数据收集的方法因存在“滞后性”而不能及时获得产品质量评价结果。因此，为了验证电路中采用高可靠性技术的作用、可靠性指标的满足程度，同时也是为了能够在电路的设计阶段就发现其薄弱环节以便及时修改，需要研究集成电路可靠性的高层次评估方法。本报告围绕数字集成电路可靠性的逻辑层估计方法，介绍我们相关研究工作的进展，包括：(1)针对电路特定抽象层次的可靠性指标及其相互之间的关系。(2)故障感染概率的构成机理，芯片制造过程中缺陷对电路可靠性的影响，由版图拓扑结构、缺陷位置及大小、门级电路网表计算电路故障感染概率。(3)能够适用于更大规模的电路并兼顾其准确性的可靠性评估方法，如结合版图级因素评估门级电路可靠性，以增强模型的真实性，同时也兼顾模型的可处理性。 |
